Запараллелить 2 мс. SRAM, 2x16 бит = 1x32 бит. Возможно?

[Mishultz]

Доброго времени суток и с праздниками ув. Коты! Делаю осциллограф с претензией на взрослость, типа Neil Scope 3. Игрушечного ослика уже сделал. Могу купить готовый, но не хочу. Поэтому здесь не обсуждаем.

Нужна 32 битная память (SRAM). Ввиду дороговизны и дефицитности таковой, задумал запараллелить 2 мс. 16 битной памяти по шине адреса и сигналам управления. Память: CY7C1041DV33-10ZSXI, 2 штуки. Будет разведена на отдельной плате и подключаться через штыревые разъемы в непосредственной близости от ПЛИС.

Теперь вопрос к знатокам! Будет ли вообще такое работать, какие могут быть проблемы, что необходимо учесть, удастся ли запись в память на скорости 100MHz (10ns)? Сильно не пинайте, если все ересь.

[dadigor]

Ереси тут нет, такое решение вполне работоспособно на мой взгляд. В свое время я пробовал подобное на MRAM, правда там частота была пониже, времена порядка 40 нсек. Удастся ли запустить на 100 МГц - вопрос сложный, многое зависит от разводки, частота серьезная, да и от схемотехники тоже.

[Mishultz]

dadigor писал(а):

О технике чего спорить-то, давайте попробуем.

Спасибо "dadigor", обнадежили. На счет разводки согласен. Особенно смущают штыревые разъемы. Но иначе никак, мало места. Разводить придется на 2х сторонах платки, так соединения будут короче и до ПЛИС не далеко тянуть. Плата памяти будет раположена "вторым этажом" НАД управляющей ПЛИС. Соединительные разъемы по разные стороны от нее. С одной стороны шина адреса, с другой - шина данных, так короче. Еще смущает сама память. Она хоть и 10ns, но асинхронная, может лучше взять синхронную?