Вт авг 15, 2017 15:31:34
/* CLOCK */
RCC->CR |= ((uint32_t)RCC_CR_HSEON);
while((RCC->CR & RCC_CR_HSERDY) == 0);
FLASH->ACR |= FLASH_ACR_PRFTBE;
FLASH->ACR &= (uint32_t)((uint32_t)~FLASH_ACR_LATENCY);
FLASH->ACR |= (uint32_t)FLASH_ACR_LATENCY_2;
RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1;
RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLMULL));
RCC->CFGR |= (uint32_t)(((uint32_t)0x00010000) | RCC_CFGR_PLLMULL9);
RCC->CR |= RCC_CR_PLLON;
while((RCC->CR & RCC_CR_PLLRDY) == 0) { }
RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL;
while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS) != (uint32_t)0x08) { }
/* TIM2 */
RCC->APB1ENR |= RCC_APB1ENR_TIM2EN;
TIM2->PSC = SystemCoreClock / 720 - 1;
TIM2->ARR = 10000;
TIM2->DIER |= TIM_DIER_UIE;
TIM2->CR1 |= TIM_CR1_CEN;
NVIC_EnableIRQ(TIM2_IRQn);
Вт авг 15, 2017 16:06:30
Вт авг 15, 2017 18:38:51
void init (void)
{
unsigned long HSEStatus;
unsigned int StartUpCounter;
// Clock setup
RCC->CR |= RCC_CR_HSEON; // HSE clock enable
/* Wait till HSE is ready and if Time out is reached exit */
StartUpCounter = 0;
do
{
HSEStatus = (RCC->CR & RCC_CR_HSERDY); // Выделение бита HSEREADY
StartUpCounter++;
}
while((HSEStatus == 0) && (StartUpCounter != HSE_STARTUP_TIMEOUT));
if (RCC->CR & RCC_CR_HSERDY) // if HSE is UP
{
// USBCLK = 48MHz
RCC->CFGR |= RCC_CFGR_USBPRE; // USB prescaler = 1
// PLLCLK = 48MHz
RCC->CFGR |= RCC_CFGR_PLLMULL6; // PLL multiplication factor = 6
// HSE = 8 MHz
RCC->CFGR |= RCC_CFGR_PLLSRC_HSE; // HSE as PLL input clock
// AHB clock = 12 MHz
RCC->CFGR |= RCC_CFGR_HPRE_DIV4; // AHB prescaler = /4
RCC->CFGR |= RCC_CFGR_MCO_PLL; // MCO = PLLCLK/2
// APB high-speed prescaler (APB2) not divided (12 MHz).
RCC->CFGR &= ~RCC_CFGR_PPRE2;
// APB low-speed prescaler (APB1) not divided (12 MHz).
RCC->CFGR &= ~RCC_CFGR_PPRE1;
// ADC prescaler, ADCCLK = APB2/6 = 2MHz
RCC->CFGR |= RCC_CFGR_ADCPRE_DIV6;
// PLL enable
RCC->CR |= RCC_CR_PLLON;
// Wait for PLL ready
while((RCC->CR & RCC_CR_PLLRDY) == 0);
// SYSCLK = 48 MHz
RCC->CFGR |= RCC_CFGR_SW_PLL; // System clock switch = PLL
// Wait PLL as system clock
while ((RCC->CFGR & RCC_CFGR_SWS_PLL) != RCC_CFGR_SWS_PLL);
}
else
{
// What to do if HSE failed.
RCC->CR &= RCC_CR_HSEON; // HSE oscillator OFF
RCC->CR |= RCC_CR_HSION; // Internal 8 MHz RC oscillator ON
while((RCC->CR & RCC_CR_HSIRDY) == 0); // Ожидание готовности HSI
RCC->CFGR &= RCC_CFGR_PLLSRC_HSI_Div2; // HSI/2 as PLL input clock
RCC->CFGR |= RCC_CFGR_PLLMULL12; // PLL multiplication factor = 12
}
}
Вт авг 15, 2017 18:39:56
Вт авг 15, 2017 19:08:55
void t2set (void)
{
// TIM2 clock enabled (12 MHz)
RCC->APB1ENR |= RCC_APB1ENR_TIM2EN;
// Counter used as downcounter:
TIM2->CR1 = TIM_CR1_DIR;
// Only counter overflow/underflow generates an update interrupt or DMA request if enabled:
TIM2->CR1 |= TIM_CR1_URS;
// Auto-reload preload enable (ARR)
TIM2->CR1 |= TIM_CR1_ARPE;
// Timer prescaler
TIM2->PSC = 0x2EE0; // 12000 * (1/12)us = 1ms = 1 Tick
//TIM2->PSC = 12; // 12 * (1/12)us = 1us = 1 Tick
// Autoreload value
TIM2->ARR = MS500 - 1; // 500ms with 1ms tick
//TIM2->ARR = 999; // 1ms with 1us tick
// Counter enabled:
TIM2->CR1 |= TIM_CR1_CEN;
// Initial value
TIM2->DIER = 0;
// Update interrupt enable:
TIM2->DIER |= TIM_DIER_UIE;
// Clear TIM2 flag
TIM2->SR &= ~TIM_SR_UIF;
// Interrupt enable:
NVIC_EnableIRQ(TIM2_IRQn);
// To freeze the Timer during debug when program pauses.
DBGMCU->CR |= DBGMCU_CR_DBG_TIM2_STOP;
}
Ср авг 16, 2017 13:15:36
Чт авг 17, 2017 14:50:05
Чт авг 17, 2017 15:00:09
extern "C" void SysTick_Handler()
{
}
Чт авг 17, 2017 15:23:38
extern "C" void SysTick_Handler()
{
}
Чт авг 17, 2017 15:42:32
Чт авг 17, 2017 15:45:24
extern "C" void TIM2_IRQHandler() {
TIM2->SR &= ~TIM_SR_UIF;
GPIOC->ODR ^= GPIO_ODR_ODR13;
}
Пн авг 21, 2017 16:48:30
Для STM32 первая часть стартапа всегда на асме, написана специалистами MCD Application Team. Для обсуждаемых здесь STM32F10x (x=1..7) их там аж целых три варианта.Reflector писал(а):К счастью я такое повторить не могу, т.к. давно не пользуюсь стартапами на ассме
А в регистр ARR надо помещать число, на единицу меньше требуемого, поскольку счетчик таймера считает от нуля до содержимого ARR включительно. И, если там будет 10000, прерывание произойдет после 10001-го импульса, а не после 10000-го. В руководстве об этом написано несколько невнятно, тем не менее это так. На остальные косяки, вроде-бы, уже указали...V2oD2o писал(а):TIM2->ARR = 10000;
Пн авг 21, 2017 17:06:07
Вт авг 22, 2017 04:32:55
Вт авг 22, 2017 06:44:43
void * g_pfnVectors[0x30] __attribute__ ((section (".isr_vector"), used)) =
{
&_estack,
&Reset_Handler,
&NMI_Handler,
&HardFault_Handler,
NULL,
NULL,
NULL,
NULL,
NULL,
NULL,
NULL,
&SVC_Handler,
NULL,
NULL,
&PendSV_Handler,
&SysTick_Handler,
&WWDG_IRQHandler,
........
}
ENTRY(Reset_Handler)
MEMORY
{
FLASH (RX) : ORIGIN = 0x08000000, LENGTH = 32K
SRAM (RWX) : ORIGIN = 0x20000000, LENGTH = 4K
}
_estack = 0x20001000;
SECTIONS
{
.isr_vector :
{
. = ALIGN(4);
KEEP(*(.isr_vector))
. = ALIGN(4);
} > FLASH
..........
}
void NMI_Handler() __attribute__ ((weak, alias ("Default_Handler")));
void HardFault_Handler() __attribute__ ((weak, alias ("Default_Handler")));
void SVC_Handler() __attribute__ ((weak, alias ("Default_Handler")));
......
Вт авг 22, 2017 07:45:49
Вт авг 22, 2017 09:31:56
Вт авг 22, 2017 10:42:02
*******************************************************************************
IF :DEF:__MICROLIB
EXPORT __initial_sp
EXPORT __heap_base
EXPORT __heap_limit
ELSE
IMPORT __use_two_region_memory
EXPORT __user_initial_stackheap
Вт авг 22, 2017 11:01:47
Вт авг 22, 2017 11:37:33