Уже приевшийся транзистор-тестер на ATMEGA328 мне всегда хотелось модернизировать для ускорения его работы
И вот, читая "Радиолоцман" натолкнулся на замечательную статью
https://www.rlocman.ru/shem/schematics.html?di=642183 "Выходные потенциалы схемы сдвига уровня могут быть отрицательными"
Что не нравиться в транзистор-тестере:
1. О чем я подумал, это проблемы с тестированием мощных MOSFET и IGBT. Проблема в том, что не хватает напряжения 5В, им нужно как минимум 15В;
2. Это низкое быстродействие и разрядность АЦП (ATMEGA328) и медленные вычисления ввиду его 8-разрядности;
3. Если применить STM32F401 например, с его FPU то с вычислениями и разрядностью АЦП проблема снимается:
4. Но если STM32F401 применить так-же как и ATMEGA328 то напряжение тестирования станет еще меньше 3,3В;
5. Применив вышеупомянутую динамическую схему сдвига уровней эта проблема решается, дело в том, что если применять статическую схему сдвига уровней то портов нужно втрое больше, а тут такая везуха;
6 Заодно модно будет исследовать динамические характеристики транзисторов и прочих элементов;
7 Вспомнил принципы, по которым делал подобное в 1991 году как ДП, тогда, ввиду низкого быстродействия микроконтроллеров (К1839), аппаратура была развитие а тестирование в десятки раз быстрее.