Ср окт 03, 2018 08:58:08
module control(c,k,cf,zf,jmp,ak);
input c,cf,zf;
input [15:0]k;
output jmp;
output [7:0]ak;
reg [7:0]ak;
assign jmp = (k[15]&k[14]&k[13]&k[12])&((~k[10]&~k[9]&~k[8])|(~k[10]&~k[9]&k[8]&zf)|(~k[10]&k[9]&~k[8]&cf));
always @(posedge c)
if (jmp)
ak=k[7:0];
else
ak=ak+1;
endmodule
Ср окт 03, 2018 14:33:56
Ср окт 03, 2018 17:35:50
Чт окт 04, 2018 08:16:12
Ср окт 10, 2018 09:13:37