Программируемая логика - это не так уж и сложно. Разберемся вместе.
Пт апр 30, 2021 23:06:11
Добрый день, пишу первый проект на Quartus 2.
Использую чип EPM3032ALC44, проект написал "Block Diagram/Schematic File" откомпилировал и прогрузил в чип (работает...).
Вопрос в следующем, как сделать задержки прохождения сигналов через логические элементы?
В интернете ничего конкретного не нашел, пишут что это невозможно, но как-то их программируют чтобы они по временным показателям (характеристикам) совпадают с логикой на логических элементах.
Сб май 01, 2021 06:31:04
Либо через триггеры (задержка кратна периоду тактового сигнала), либо с помощью примитива LCELL (задержка прохождения одного LE) — задержка получится как бог на душу положит компилятору.
Вс май 02, 2021 09:49:02
Также можно настроить задержку портов ввода-вывода.
Вс май 02, 2021 20:33:21
Спасибо, но я стал подозревать, что дело не в задержках, схема в реале работает как надо, эта же схема залитая в ПЛИС не работает.
Пн май 03, 2021 07:25:54
Как говорится, экстрасенсы в отпуске
Powered by phpBB © phpBB Group.
phpBB Mobile / SEO by Artodia.