Чт окт 07, 2021 15:41:51
// memsel counter
reg[4:0] memsel_cnt;
always @(posedge clock or posedge reset or posedge outshift_enable) begin
if((reset == 1'b1) || (outshift_enable == 1'b1)) begin
memsel_cnt <= 5'd0;
end else begin
if(mac_run == 1'b1) begin
memsel_cnt <= memsel_cnt + 1'b1;
end
end
end
Чт окт 14, 2021 14:46:17
Пт окт 15, 2021 15:38:02
reg [31:0] results [3:0];
always @(posedge clock or posedge reset) begin
if(reset == 1'b1) begin
results[0] <= 0;
results[1] <= 0;
results[2] <= 0;
results[3] <= 0;
end else begin
if(outshift_enable == 1'b1) begin
results[3] <= results[2];
results[2] <= results[1];
results[1] <= results[0];
results[0] <= mac_result;
end
end
end
// Output
reg[31:0] summ_out;
always @(*) begin
summ_out = results[0] + results[1] + results[2] + results[3];
end
Пт окт 15, 2021 22:48:52
HardWareMan писал(а):Как и когда синтезатор принимает решение о том, как реализовать триггер с разрешением, ума не приложу.
if(outshift_enable == 1'b1) begin
results[3] <= results[2];
results[2] <= results[1];
results[1] <= results[0];
results[0] <= mac_result;
end
if(mac_run == 1'b1) begin
memsel_cnt <= memsel_cnt + 1'b1;
end
Вс окт 17, 2021 06:39:53
HardWareMan писал(а):Как и когда синтезатор принимает решение о том, как реализовать триггер с разрешением, ума не приложу.
if(mac_run == 1'b1) begin
memsel_cnt <= memsel_cnt + 1'b1;
end
Вт окт 19, 2021 15:32:59
Вт окт 19, 2021 18:57:30