M80C85AH. Должен ли быть сигнал ALE?

[Shuspano]

В общем, я запутался. Еду в "ЧиД" за дешифратором, с ним хоть схема есть.

[Reflector]

Как там можно запутаться, проц выставляет данные, RD или WR, а IO/M показывается обращение идет к портам или памяти...

[Shuspano]

Извиняюсь, дурак я. Потому и путаюсь.
А вот щас загуглил и нашел вот че. IO/M когда 0 - МП работает с памятью, 1 - с чем нибудь еще. То есть, я беру допустим сигнал /RD - на /OE ПЗУ, а IO/M - на /CS ПЗУ, а заодно и ОЗУ (там тоже вход инвертирующий), а /WR - на /OE ПЗУ. так сойдет?

[Reflector]

Shuspano писал(а):

То есть, я беру допустим сигнал /RD - на /OE ПЗУ, а IO/M - на /CS ПЗУ, а заодно и ОЗУ (там тоже вход инвертирующий), а /WR - на /OE ПЗУ. так сойдет?

В смысле WR на/OE ОЗУ? Че-то ты намутил
IO/M на CS ПЗУ и RAM, RD на /OE того и другого, WR на /WE RAM, остается адресной линий разграничить ПЗУ и RAM, например, подается A15 на второй /CS ПЗУ и его же на прямой CS RAM(или инвертишь A15, если нет прямого CS, или подаешь A14, но тогда будет другой расчет адреса). В итоге когда обращаешься к первым 32К, то выбирается ПЗУ, а вместо вторых уже будет RAM. Это если без дополнительной логики...

[Shuspano]

Инвертировать придется, CS-ов не завезли. Ну ладно, у меня есть где-то 8-ногий инвертирующий драйвер мосфета.
Понял, благодарю. Соответственно, мне доступно по 32К того и другого (неплохо!) , а программно, это будет выглядет так: ОЗУ начинается с 0x8000, а в се что до него соотвественно, память программ, ПЗУ.
Память данных и программ, ввод-вывод, и все в едином адресном пространстве - это блин, так необычно.

[Reflector]

Shuspano писал(а):

Инвертировать придется, CS-ов не завезли.

Можно на ПЗУ подать A15, а на RAM A14, тогда старшие 2 бита адреса должно всегда быть или 01 или 10, будет доступно по 16К.

[Shuspano]

Эх, а расширитель портов КР580ВВ55А украдет еще две адресных линии, и мой суперкомпьютер превратится в ATtiny13A

[Reflector]

Может к тому времени обзаведешься логикой или приедет 68000, там 20 адресных линий

[BOB51]

Самым вкусненьким было бы наличие 81С55...

А в остальном... делаем стандартную базу с регистр - защелкой на 1533ИР33(74hc573) и для старших адресов АП6 ставим.
Далее сами шинки... можно и напрямую прицепить для начала - иначе надо продумать буферизацию (туды-сюды и Z состояния согласно таблиц статуса шин)...
Далее уже проще будет.

Тинька штука весьма мелкая - ПЗУ там всего на 512 команд (у АВР команда = 2 байта), правда в составе и контроллер состояний и таймеры и ОЗУ и контроллер перываний и УВВ в виде 6 битового порта и аналоговая обвязка АЦП и компаратор - все внутри.
А с 8085 надо все эти штуки самому снаружи прицепить.
Да перед тем даташиту на вопрос обработки сигналов управления с карандашиком вычитать...

[Shuspano]

Мне вот че подумалось. Я наверное могу подключить расширитель не затрагивая вообще адресные линии. Раз IO/M определяет с чем МК сейчас работает, то я полагаю, что инструкции IN/OUT будут переводить IO/M в единичное состояние, т/к это не обращение к памяти. Осталось его инвертировать (драйвер мосфета сдвоенный, есть еще один инвертор) , и подать на /CS расширителя. Адресные выводы A1 A0 расширителя - к A1 A0 шины адреса МК, данные к данным, вход сброс к выходу повторителя сброса в МК. Соответвенно, мне надо в младший байт HL записать что-то типа 0B00000010 чтоб он выставил этот адрес на шину, а через IN/OUT читаю что происходит на шине данных расширителя, или пишу туда.
Или я опять гоню?

[BOB51]

С УВВ (их адресацией) у 8080/8085 и Z80 чуток посложнее...
вспоминать конкретику надо по конспекту. Помнится там адрес дублируется и в младшем и в старшем байте.

Кстати о комплекте СБИС - сателлитов для 8085/Z80/mcs48/mcs51:

81c55.pdf

(153.83 KiB) Скачиваний: 146

она же

8156H_amd.pdf

(654.48 KiB) Скачиваний: 98

и

8755A.pdf

(544.74 KiB) Скачиваний: 130

не путать с МК 87С55!!! - 8755А - это 2к*8 ЕЕПРОМ ПЗУ с дополнительной начинкой и портами.

А были еще и у ZILOG для Z80 - CTC и DMA - но об оных только юзерс гвиде просмотреть удалось.