Пт янв 26, 2018 20:49:47
Пт янв 26, 2018 21:06:55
Пт янв 26, 2018 22:02:45
Пт янв 26, 2018 22:19:43
Пт янв 26, 2018 23:19:21
Пт янв 26, 2018 23:24:30
Сб янв 27, 2018 07:22:26
Up to 164 fast I/Os up to 90 MHz
Сб янв 27, 2018 10:05:40
Сб янв 27, 2018 10:13:39
Сб янв 27, 2018 10:25:53
А если запараллелить 2 порта, получится ли настроить GPIO и DMA так, чтобы сдвиг между считыванием данных был 2 такта и я смог каждый четный байт массива записывать из порта GPIOA, а каждый нечетный с порта GPIOB, например?
Сб янв 27, 2018 10:38:26
А если запараллелить 2 порта, получится ли настроить GPIO и DMA так, чтобы сдвиг между считыванием данных был 2 такта и я смог каждый четный байт массива записывать из порта GPIOA, а каждый нечетный с порта GPIOB, например?
Сб янв 27, 2018 10:54:28
Сб янв 27, 2018 23:07:29
Вс янв 28, 2018 09:21:42
Вс янв 28, 2018 10:39:07
Вс янв 28, 2018 11:13:24
Вс янв 28, 2018 11:21:04
Вс янв 28, 2018 11:45:12
Вс янв 28, 2018 12:44:58
Вс янв 28, 2018 14:52:24