тут коротко глянул даташит на эту ОЗУ.
Значит, порядок разработки устройствая вижу такой:
1. Сначала берешь один МК и обучаешь
его работе с этой ОЗУ.
2. Берешь второй МК и организуешь шину обмена по доступному интерфейсу (I2C например). Первый МК становится мастером, второй славе. Вся инфа Проходит через мастера.
3. Берешь третий МК и поступаешь как со вторым и тд с третим.
Видимые проблемы:
1. Не знаю какая нужна скорость доступа к этой ОЗУ.
2.Нужно организовать приоритет доступа к мастеру в зависимсоти от важности информации или просто по принципу" кто первый - того и тапки".
3. Подключение ПЛИС. Туту уже дело упирается в интерфейс, может быть эти ПЛИС поключить как "пвсевдоведомые" устройства, то есть МК - общаются по одной шине с центральным МК, а ПЛИС - по другой или каждая отдельно. Выводов думаю должно хватить.
Вообще интересно, а что это все такое? Зачем столько МК?
